PATENT ABSTRACTS OF JAPAN

(11)Publication numb r:

59-107540

(43)Dat of publication of application: 21.06.1984

(51)Int.CI.

H01L 21/88

H01L 21/92 H01L 27/06

(21)Application number: 57-217958

(71)Applicant: NEC CORP


(22)Date of filing:


13.12.1982

(72)Inventor: YOSHIMURA KATSUNOBU

(54) SEMICONDUCTOR DEVICE WITH WIRING CONNECTION PART USING SILICIDE

PURPOSE: To enable to perform a connecting work using a small area and a small stepping by a method wherein a poly Si connection part, consisting of poly Si containing N type impurities and P type impurities, is lined with a metal silicide. CONSTITUTION: Transistors 1 and 2 of P type and N type are provided on an N type Si substrate 12, and a doping is performed on gates 2 and 6 and they are formed into P and N types. The connected parts of the gates 2 and 6 are exposed by providing an aperture on an insulating film 11, the above is covered by an Mo thin film, and P-ions are implanted. An MoSi2 film 15 is formed by having a knockon phenomenon, and the gates 2 and 6 are connected. The Mo film 13 is removed, and the semiconductor device is completed. According to this constitution, an N type poly Si layer and a P type poly Si layer can be ohmic-contacted using the least possible area and the smallest possible stepping.







LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Offic

THIS PAGE BLANK (USPTO)

⑩ 日本国特許庁 (JP)

①特許出願公開

砂公開特許公報(A)

昭59—107540

Mint. Cl.3

識別記号

庁内整理番号 6810-5F

砂公開 昭和59年(1984)6月21日

H 01 L 21/88 21/92 27/06

7638-5 F 6655-5F

発明の数 審査請求 未請求

(全 5 頁)

匈シリサイドを用いた配線接続部を有する半導 体装置

昭57-217958

@出

②特

顔 昭57(1982)12月13日

の発 明 老 吉村克信 東京都港区芝五丁目33番1号日 本雷気株式会社内

人 日本電気株式会社 沙出 顋

東京都港区芝5丁目33番1号

砂代 理 弁理士 内原晋

1. 発明の名称

シリサイドを用いた配線接続部を有する半導体

2. 特許請求の範囲

遊板上に一導电型多結品シリコン配鉄層と逆電 型多結晶シリコン配級階とか散けられた半導体装 脱れおいて、前起一導電型多結晶シリコン配線層 と前配迎海亀型多緒品シリコン配銀暦とが互いに 接続され、越接統部分の前配一海電製多結晶シリ コン配線周および削配遊導電型多緒晶シリコン配 離層にシリサイド層が設けられていることを特徴 とするシリサイドを用いた配線接続部を有する半 **游休装旗。**

3. 発明の詳却な説明

本発明は半導体装置に係り、特に導阻型の異な る多納品シリコン(以下、ポリシリコン)配線店 が設けられ、それらの配線庫が互いに接続された 構造を有する半導体銀版に関する。

近年、半導体装置は低消貨電力であるととが強 く裂水されてむり、そのために相補型絶職ゲート 電界効果半導体装置(以下、CMOS)が広く用 いられている。とのCMUSを用いた大規模集積 岡路(以下LSⅠ)は例えば次のとおりである。

CMOSをMOS LSIC使用した場合、郭 1 関化ポナインパータ回路が基本回路になる。と のインバータ回路は、P型トランジスタ1のゲー ト2とN蚪トランジスタ5のゲート6を規絡して 入力としP坦トランジスタ1のソース3とN型ト ランジスタ5のドレイン8とを紐絡して出力とし たものである。第1図の凹路のP設トランジスタ 1 と、N級トランジスタ5をシリコンチップ上に レイアウトした場合を第2回に示す。

ことでP型トランジスタ1を作る場合、ポリシ リコンのゲート2を作ったのちにそのゲート2を マスクにしてトランジスタのソース3及びドレイ ン4の拡散又はイオン注入を行なり為、ポリシリ

コンのゲート2にはP型の不純物が入ることになる。また、N型トランジスタ5を作る場合も全全に関係のプロセスをとる為、N型トランジスタのカート6にはN型の不純物が入るととがリンリコンのゲート6にはN型の不純物が一タ回型トランジスタのゲート2とを短れるる場合に、なない。これのカートを追接を探するととは出来ない。これのサートを追接を探するととは出来ない。これの大きには第3回に示すというによりム(以下、A&)配額10を使って接続けることが必要であり、以ども大きくなる為、今後、ならに微細加工が進むにつれて不利な点となってる。

そこで本発明は、n型不純物を有するポリシリコンとP型不純物を有するポリシリコンをできるだけスペースをとらずにしかも皮差を小さくしてオーミックに接続する新しい構造を提供するものである。

本発明の特徴は、P型不納物を有するポリシリ

説明する。第4図乃至第9図は本発明の一実施例のCMOS LSIの工程制部分断面図である。

斜4図:既存の製造プロセスによってN型シリコン密板12上にP型トランジスタ1、N型トランジスタ2を設ける。との製造工程で、P型トランジスタのゲート2はP型に、N型トランジスタのゲート6はN型にドープされる。そして、これらのトランジスタの上は絶縁膜11によって緩われる。

弟 5 凶:次にこの純砂酸11 に選択エッチング を任どこしてP型トランジスタのゲート 2 と N 型 トランジスタのゲート 6 との接続部分の絶縁膜を 除去する。

報 6 図: しかる後にチップ上にのすいモリプデン暦 1 3 を付着する。 P 型 + ランジスタのゲート 2 と N 拠 トランジスタのゲート 6 との接続部分は 粒緑膜 1 1 を介さず直接モリブデン暦 1 3 に接している。またことで用いられるモリブデン # 1 3 は非常にのすいものでなくてはならない。

第 7 凶:その依チップ全面にリン又はポロンの

コンとn型不純物を有するボリシリコンを接続する場合にその接続部分を、金属シリサイドで設付ちした半導体装置にある。そして、この構造をシリコンゲートCMUSに適用するにあたりP型トランジスタのゲートとN型トランジスタのゲートとN型トランジスタを絶縁膜でおかった後、接続部分の絶縁膜を選択エッチングで除去し、接続部分を延出させた後にうすい高触点金属、例えばモリブデン、タングステン等を全面に付着し、その後、接続部分を選択的に金属シリサイド化してP型トランジスタのゲートとN型トランジスタのゲートとN型トランジスタのゲートとN型トランジスタのゲートをオーミックに、接続し、そのな不致になった高融点金属を除去する半導体装置の設造方法を用いることが望ましい。

本発明によれば、n 型不純物を有するポリシリコンとP 型不純物を有するポリシリコンの接続即分を金属シリサイドで裏付をした構造をとることによって、オーミックに接続しているのでスペースも小さく段達も小さい接続が可能となる。

以下、図面を用いて本発明の一実施例を詳細に

イオン注入を行ないモリブデン暦 1 3 をイオン 14 でたたいてやる。

第8図:すると、ノックオン現象によってモリプデン届13が直接、接している、P型トランジスタのゲート6との経統部分においてモリブデン原子がこれらのポリンリコン届の中に入って行き、モリプデンシリサイド15ができP型トランジスタのゲート2とN型トランジスタのゲート6とかオーミックに接続される。

第9凶:その後絶破隔11上のモリプデンをエッチングによって除去することによって、オーミック接続部分が完成する。

なお、イオンでモリブデン層をたたくかわりに 低温で加黙し、モリブデンシリサイドにする方法 もあり、モリブデンのかわりにタングステンなど の金属を使用しても、本発明のプロセスは利用で きる。

以上のとおり、今後MOS LSI はさらに築 欲度が上がってきびしい微制加工が鉄水されるこ とは、必至であり、本発明のスペースを取らない 段差の少ない接続構造及びCMOSに応用した場 台の製造方法は非常に利用価値の高いものである。

4. 図面の個単を説明


٧,


第1例はCMOSインパータ回路の例、第2回 は第1回の回路を採現するCMOSの途中工程で の平面回、第3回は第2回の接版化アルミニウム 接続部を形成した従来のCMOSの断面図、第4 図乃至第9回は各々本発明実施例のCMOSの工 機駅断面図、である。


なお図において、1 …… P 型トランジスタ、2,6 ……ゲート、3,7 ……ソース、4,8 ……ドレイン、5 …… N 吸トランジスタ、9 …… P ウェル、10 ……アルミニウム配線、11 …… 絶験膜、12 …… N 型シリコン基板、13 ……モリブデン船、14 ……リン又はポロンイオン、15 ……モリブデンシリサイド、である。

代理人 弁理士 内 原










 \square


 $\langle \gamma \rangle$


17/17


-203-



第 5 図







THIS PAGE BLANK (USPTO)